19 BUNDESREPUBLIK DEUTSCHLAND



DEUTSCHES PATENT- UND MARKENAMT Patentschrift ® DE 199 60 244 C 1

199 60 244.1-33 Aktenzeichen:

Anmeldetag:

Offenlegungstag: (45) Veröffentlichungstag

14, 12, 1999 der Patenterteilung: 1. 2.2001 f) Int. Cl.⁷: H 01 L 23/58 H 01 L 23/525 G 11 C 5/14

DE 199 60 244 C

Innerhalb von 3 Monaten nach Veröffentlichung der Erteilung kann Einspruch erhoben werden

(3) Patentinhaber:

Infineon Technologies AG, 81669 München, DE

(74) Vertreter:


Zedlitz, P., Dipl.-Inf.Univ., Pat.-Anw., 80331 München

(72) Erfinder:

Ohlhoff, Carsten, 81737 München, DE

Für die Beurteilung der Patentfähigkeit in Betracht gezogene Druckschriften: DE 196 41 857 A1

- (3) Anordnung zum Trimmen von Referenzspannungen in Halbleiterschips, insb. Halbleiterspeichern
- Die Erfindung betrifft eine Anordnung zum Trimmen von Referenzspannungen in Halbleiterchips, bei der eine Testlogik (2) mittels einer Trimmschaltung (4) das Trimmen auf Chipebene durch Vergleich einer extern zugeführten Vergleichsspannung (Vvgl) mit einer von der Trimmschaltung (4) veränderten Referenzspannung (Vref trim) vornimmt.



Beschreibung

Die vorliegende Erfindung betrifft eine Anordnung zum Trimmen von Referenzspannungen, die in Halbleiterchips erzeugt sind, welche in einem Halbleiterwafer vorgeschen sind, bei der die Reterenzspannungen in einem Testprogramm mit einer extern zugeführten Spannung verglichen und mittels einer Korrekturinformation an die externe Spannung als jeweiligen, für sämtlich Halbleiterchips des Halbgeglichen werden.

Eine solche Anordnung ist aus der DE 196 41 857 A1 bekannt

Halbleiterchips bzw. in Halbleiterchips realisierte integrierte Schaltungen benötigen oft geregelte interne Spannungen, damit sie in ihrer Funktion gegenüber Schwankungen in externen Spannungsversorgungen unempfindlich sind. Die Spannungsregulierung erfolgt dabei bevorzugt mit Hilfe einer intern erzeugten und eine besonders niedrige Temperaturabhängigkeit aufweisenden Referenzspannung. 20

Infolge der bei der Herstellung von Halbleiterchips praktisch immer vorhandenen Parameterschwankungen, wie beispielsweise Diffusionstemperaturen usw., weisen die Referenzspannungswerte für fertig hergestellte Halbleiterchips eine gewisse und nicht zu vernachlässigende Verteilungs- 25 breite auf. Um nun diese Verteilungsbreite möglichst gering zu halten und um für alle Halbleiterchips eine identische Referenzspannung bzw. identische interne Spannungen zu erzeugen, wird die Referenzspannung in einem Testprogramm, mit dem auch die Funktionalität des Halbleiterchips 30 mag überprüft wird, getrimmt. Um dies zu ermöglichen, wird der Halbleiterchip mit einer entsprechenden Logik versehen, die eine in Laser-Fuses abspeicherbare Korrekturinformation in eine Spannungsäderung umwandelt

Halbleiterchips und insbesondere Halbleiterspeicher wer- 35 den derzeit bevorzugt bereits auf Waferebene intensiv getestet, was kostengünstiger als ein Testen auf Chipebene ist. Das Trimmen erfolgt dabei in der Weise, daß die zu trimmende Spannung gemessen und sodann auf der Grundlage des so erhaltenen McBwertes eine chipspezifische Korrek- 40 turadresse berechnet wird. Gegebenenfalls kann der auf diese Weise mittels der Korrekturadresse erhaltene Korrekturwert anschließend über spezielle Testmodes in den Halbleiterchip einprogrammiert werden, um sodann in einem weiteren Trinimschritt den so erhaltenen Wert noch einmal 45 zu korrigieren

Ein derartiges Trimmen ist aber relativ zeitaufwendig und muß für icden Halbleiterehip einzeln durchgeführt werden.

Weiterhin ist auch noch folgendes zu bedenken: Während Funktionaltests für viele Halbleiterchips paral- 50 iel durchgeführt werden können, kann beim Trimmen durch eine Erhöhung der Parallelität die Testzeit nicht verringert werden. Bei einer immer größer werdenden Parallelität bei Wafertests führt dies zu einem immer größer werdenden Anteil an der Testzeit, der für das Trimmen benötigt wird. Ins- 55 besondere kann bei zukünstig angestrebten Full-Wafer-Tests, also bei parallelen Tests eines ganzen Wafers, eine kostensteigernde Testzeitverlängerung nicht verhindert wer-

Derzeit erfolgt das Trimmen von Halbleiterchips seriell. 60 Dabei kann beispielsweise ein übliches Prüfprogramm parallel für n Halbleiterchips ablaufen, wobei n beispielsweise den Wert 16 hat. Diese Halbleiterchips werden parallel mit Hilfe von speziellen Nadelkarten kontaktiert. Für einen anschließenden Trimmschritt werden sodann beispielsweise 65 jeweils (n - 1) Halbleiterchips ausmaskiert und für den jeweils verbleibenden Halbteiterchip eine Korrekturadresse ermittelt. Das Trimmen erfolgt auf diese Weise seriell für

alle n Halbleiterchips, was einen beträchtlichen Zeitaufwand erfordert

Es ist daher Aufgabe der vorliegenden Erfindung, eine Anordnung zu schaffen, mit der ein Trimmen von Referenzspannungen in Halbleiterchips rasch und kostengünstig durchgeführt werden kann.

Diese Aufgabe wird bei einer Anordnung der eingangs genannten Art erfindungsgemäß durch eine auf jedem Halbleiterchip vorgesehene Testlogik gelöst, die einem in dem leiterwafers gleichen Zielwert der Referenzspannungen an- 10 Halbleiterchip vorgesehenen Spannungskomparator nachgeschaltet ist, der die extern zugeführte Spannung mit einer von einer Trimmschaltung gelieferten und von dieser veränderten Referenzspannung vergleicht.

> Mit der erfindungsgemäßen Anordnung kann so das Trimmen der Referenzspannungen von einem Testgerät direkt auf den zu trimmenden Halbleiterchip verlagert werden. was mit beträchtlichen Vorteilen verbunden ist:

Zunächst werden die für das Trimmen erforderliche Zeit und damit auch die Testkosten erheblich reduziert, wobei die Einsparung um so größer ist, je mehr Halbleiterchips mit der erfindungsgemäßen Anordnung parallel getestet werden. Da kein externes Testgerät mehr benötigt wird, besteht auch kein Bedarf an Gleichstrom-Spannungsmeßeinheiten, was inshesondere bei hoher Parallelität von Bedeutung ist. Bei manchen Testgeräten ist nämlich die maximal vorhandene Anzahl an solchen Spannungsnießeinheiten niedriger als die Anzahl der parallel zu testenden Halbleiterchips. Das von der Anordnung durchzuführende Testprogramm ist vereinfacht, da dieses alle Halbleiterchips parallel zu testen ver-

Hochintegrierte Schaltungen in Halbleiterchips sollten bevorzugt einem Selbsttestprogramm unterworfen werden, bei dem nur noch eine begrenzte Anzahl von externen Steuersignalen zur Kontrolle eines Testablaufes notwendig und vorhanden ist. Bei der erfindungsgemäßen Anordnung müssen anders als bei einem iterativen Trimmen keine Korrekturadressen an einen Halbleiterchip übergeben werden. Damit ist ein Selbst-Trimmen aber eine notwendige Ergänzung für jede weitgehende Selbsttest-Strategie, bei der die Schnittstelle zum Halbleiterchip so stark reduziert ist, daß eine Übergabe von Korrekturadressen nicht mehr möglich

Die erfindungsgemäße Anordnung benötigt von einem externen Testgerät nur noch die Bereitstellung einer Vergleichsspannung, so daß eine Leitung bzw. ein Kontakt zu einem Testkopf dieses Testgerätes ausreichend ist. Dies stellt eine weschtliche Vereinfachung gegenüber herkönimlichen Anordnungen dar, bei denen für die Spannungsniessung eine separate Leitung zu jedem der n parallel kontaktierten Halbleiterchips erforderlich ist.

Wesentlich an der vorliegenden Erfindung ist also die Durchführung des Trimmens mittels einer speziellen Anordnung auf dem zu trimmenden Halbleiterchip. Dabei wird eine statische Vergleichsspannung auf jeden Halbleiterchip durch eine externe Spannungsquelle, die in einem externen Testgerät vorhanden ist, eingeprägt. Auf dem Halbleiterchip erfolgt durch die erfindungsgemäße Anordnung sodann ein automatischer Abgleich der trimmbaren internen Spannungen auf die extern eingeprägte statische Vergleichsspannung. Für das Trinimen benötigte Information, die sogenannte Trimininformation, also insbesondere Korrekturadressen, wird beispielsweise mit Hilfe von clektrischen Fuses oder Anti-Fuses auf den einzelnen Halbleiterchips gespeichert. Ebenso ist es aber auch möglich, die Trimminformation an ein Testgerät zu übermitteln und anschließend Laserfuses oder andere Fuses zu schießen.

Nachfolgend wird die Erfindung anhand der Zeichnung näher erläutert, in deren einziger Figur ein Blockschaltbild der erfindungsgemäßen Anordnung dargestellt ist.

Spannungsregulierte Halbleiterchips verfügen im allgemeinen über eine zentrale, temperaturstabile, interne Referenzspantung Verf, die von einem Referenzspannungsgenerator geliefert wird. Auf einem ungestimmten Halbleiterchip streut diese Referenzspannung Verf aus produktionstechnischen Gründen zunächst um einen vom Design des Halbleiterchips vorgeebehen Zielewi.

Die einzige Figur der Zeichnung zeigt nun eine erfindungsgemäße Anordnung in einem Hablieiterchip mit einer 10 Reiterenzspannungsgenerator 7. der die konstante Referenzspannung Vref abgibt, aus welcher eine Trimmschaltung 4 eine verändere Referenzspannung Vref trim erzeugt.

Um un ein Tritumen der Referenzspannung Verf auf dem Habbleitenchip selbst durchtilten zu können, wird bei is der erfindungsgenüßen Anordnung eine externe Vergleichtsspannung Vvgl über beispielsweise eine Sondenmadel, die ein Pad bzw. Koniakkissen 10 auf dem Habbleiterchip kontaktiert und die über die notwendige Genaußeri verfügt, auf den Halbleiterchip eingepfaß. Die externe Vergleichsspannung Vvgl wird von dem Pad 10 zu einem Spannungs-komparator 1 geliefert, der die Vergleichspannung Vvgl mit der veränderten Referenzspannung vvgl mit der veränderten Referenzspannung Vvgl, trist im Spannungsgeneratoren 8 erzeugten Spannung 25 (V1, V2, ..., Vn) vergleicht.

Abbängig von dem Vergleichsergebnis in dem Spannungskomparnfor 1 steuern eine Testlogik 2 und ein Adreßgenerator 3 eine Trimuschaltung 4, die beispielsweise aus einem Widerstandskrieft besteht, bei dem Widerstände zusub und weggeschaltet werden können, an, so daß diese Trimmischaltung 4 aus der konstanten Referenzspannung Verf eine veränderte Referenzspannung Verf trim liefert. Dieses Trimmen erfolgt beispielsweise in der Weise, daß der Adreßgenerator 3 nacheinander alle möglichen Adressen an 35 die Trimmischaltung 4 anlegt, so daß die veränderte Referenzspannung Verf Lrim in bestimmten Spannungsintervallen durchgestimmt wird.

Diese Veränderte Referenzspannung Vref trim wird sodann erneut mit der externen Vergleichsspannung Vvgl im 40 Spannungskomparator 1 verglichen. Das Ergebnis dieses Vergleichs wird der Testlogik 2 übermittelt.

Ergibt der Vergleich im Spannungskomparator 1, der durch die Testlogik 2 ausgewertet wird, daß die veränderte Referenzspannung Vref_trim und die externe Vergleichs- 45 spannung Vvgl im Rahmen der durch die Trimmschaltung 4 vorgegebenen Spannungsintervalle nicht übereinstimmen. so legt der Adreßgenerator 3 die nächste Trimmadresse an die Trimmschaltung 4 an. Eine Möglichkeit, diesen Vergleich durchzuführen, besteht in einer Differenzbildung aus 50 der veränderten Referenzspannung Vref_trim und der Ver-gleichsspannung Vvgl. Wird ein Vorzeichenwechsel der Differenz detektiert, so stimmen die beiden Spannungen mit einem durch die Trimmstufen vorgegebenen Fehler überein. Dieser Vorgang wird so lange wiederholt, bis der in der Test- 55 logik 2 ausgewertete Vergleich im Spannungskomparator 1 die gesuchte Übereinstimmung anzeigt oder alle möglichen Spannungsschritte von der veränderten Referenzspannung Vref_trim, die von der Trimmschaltung abgegeben werden. abgearbeitet sind.

Wird int Spannungskomparator I bzw. in der Testlogik 2 eine Übereinstimmung zwischen der externen Vergleichsspannung Veyl und der veränderten Referenzspannung Veyl und der veränderten Referenzspannung Vergrim festgestellt, so wird die betreffende, diese Übereinstimmung liefernde Adresse aus dem Adreßgenerator 3 65 in elektrischen Fuses 5 abgespeichert.

Alternativ können solche Adressen auch in einem Register abgelegt werden, aus welchem dann das externe Testgerät, das die Vergleichsspannung Vvgl dem Pad 10 aufprägt, die für den Halbleiterchip spezifische Korrekturadresse zu einem späteren Zeitpunkt ausliest. Diese Korrekturadresse kann dann beispielsweise mittels Laser-Fuses wieder auf dem Halbleiterchip abgespielsert werden.

Auf diese Weise kann eine veränderte Rederenzspunnung Verl_trin, die weiigehend identielt bei under worgegebenen Wert ist, erhalten werden, so daß ide zu einem vongegebenen Wert ist, erhalten werden, so daß ide Spannungsseneratoren 8 für interne Spannungen daraus die gewünschten geregelten internen Spannungen VI, V2, ..., Vn. at erzeugen verein internen Spannungen VI, V2, ..., Vn. at erzeugen verein internen Spannungen VI, V2, ..., Vn. at erzeugen verein verei

anogen, amine Dhecinstimming zwischen der externen Verdesspanning Vogl und der von der Thimmenbaltung af
gleicheren verneteren Beferenzspanning. Ver im nicht
pregstellt werden, so kann die Flastogik Z den Halbeiterchtp als "Ausfall" E an einem Ausgang 6 markieren, indem
ein entsprechendes Signal geliefert und gegebenenfalls zu
einer BIST-Logik überführt wird (BIST = Bult-in-self-sest).
Die Information über den Erfolg bzw. Mißerfolg des Trimmens nuß also nieht notwendigerweise sofort an ein exterere Steggerät übermittelt werden, sondern kann gegebenenfalls auch an eine moglicherweise vorhandene BIST-Logik
weitergeleitet werden.

Patentansprüche

Anordnung zum Trimmen von Reterenzspannungen, die in Halbleiterchips erzeugt sind, welche in einem Halbleiterwafer vorgeschen sind.

bei der die Referenzspannungen (Vrof) in einem Testprogramm mit einer extern zugeführten Spannung (Vvgl) verglichen und mittels einer Korrekturrinformation an die externe Spannung (Vvgl) als jeweiligen, für sämliche Ilableiterchips des Halbleiterwaffers gleichen Zielwert der Referenzspannungen angeglichen werden.

gekennzeichnet durch

eine auf jedem Halbleiterchip vorgeschene Testlogik (2), die einem in dem Halbleiterchip vorgeschenen Spannungskomparator (1) nachgeschaltet ist, der die extern zugeführte Spannung (Vvgl) mit einer von einer Trimmschaltung (4) gelieferten und von dieser veränderten Referenzspannung (Vre_Lirim) vergleicht.

- Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Testlogik (2) über einen Adreßgenerator (3) mit der Trimmschaltung (4) verbunden ist.
- Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Trimmschaltung (4) ein Spannungsgenerator (8) für interne Spannungen (V1, V2, ..., Vn) nachgeschaltet ist.
- 4. Anordnung nach einem der Ansprücke 1 bis 3. dadurch gekennzeichnet, daß an den Adreßgenerator (3) elektrische Fuses (5) angeschlossen sind, die Altressen der Trimmschaltung (4) bei Übereinstimmung zwischen der veränderten Referenspannung (Vvrl 1 rim) und der extern zugeführten Spannung (Vvgl) speichern.

Hierzu I Seite(n) Zeichnungen

Nummer: Int. Cl./: Veröffontlichungstag:

DE 199 60 244 C1 H 01 L 23/58 1. Februar 2001

Fig."1"

